【技术简介】该单位在十一五“核高基”重大专项的支持下，研制出了高性能通用浮点数字信号处理器BWDSP100。BWDSP100的制作工艺为55nm，该处理器从指令集、体系结构到软/硬件开发环境完全自主研制。
【技术特点】
（1）实现了16条指令并行发射、60个运算单元分为4簇的VLIW+SIMD体系架构，创立了以复数运算/向量运算为特征的指令体系，包括矩阵寻址、块浮点等，保证了器件实际运行的高效率。
（2）基于并行16发射、4簇处理器架构，综合应用了分簇、向量化、软件流水等技术，实现了自主高性能并行优化编译器。
（3）提出一种双向同步自适应时钟技术，JTAG信号传输速率可随目标芯片动态调整，实现仿真器与目标芯片间信号传输稳定可靠。
（4）采用了一种trunk+tree的时钟树实现方法，时钟偏移仅为0.15ns。综合运用高层次综合、power分析、FLIPCHIP封装等技术，使器件面积降低近60％，电压降改善了近3倍，保证了器件可靠性。
【技术水平】该芯片的研制成功摆脱了信号处理长期依赖进口DSP的局面。典型工作频率500MHz，运算能力达到80亿次浮点MAC/秒或者320亿次16bit定点MAC/秒，峰值运算能力达到30GFLOPS，I/O吞吐率达到8Gbps，1024点浮点复数FFT运算时间仅为2.193us。
【可应用领域和范围】BWDSP100为通用高性能浮点数字信号处理器，特别适用于通信、医疗设备、视频处理等需要高性能运算的民品领域。
【专利状态】已获得专利12项，软件著作权10项、集成电路版图1项等。
【技术状态】小批量生产阶段
【合作方式】许可使用 合作开发
【投入需求】需要技术需求方支付生产阶段所需的流片及封装测试费用，一次流片费用需1000万元左右。
【预期效益】据国外机构预测，在未来5年时间里，DSP市场将以12％的年复合增长率增长，经济和社会效益显著。
【联系方式】希茜 0551-5391748 13966710364
